2D半导体争夺战打响，又一种新型晶体管亮相

2D半导体争夺战打响，又一种新型晶体管亮相

我们知道，数以百万计的晶体管排列在每一个现代集成电路或微芯片的表面上，而这些晶体管本身的制造数量惊人，数据显示，仅在 2020 年就大约 1 万亿个。这些晶体管都有一个共同特征，那就是它们都是由业界最喜欢的半导体材料硅制成。

具体使用过程中，是通过调节微芯片内的电流流动，微型晶体管有效地充当纳米级开关，这对于作为数字技术的 1 和 0 写入、读取和存储数据至关重要。

但是，硅基微芯片已接近其实际极限。这些限制让半导体行业调查并资助每一个有希望的替代方案。

“传统的集成电路正面临着一些严重的问题，它可以缩小多少是有限度的。我们基本上已经下降到我们所说的 25 个或更少硅原子宽的范围。与此同时，集成电路上的每个设备都会产生热量，因此您也无法再带走足够的热量来使所有设备正常工作。”

“那就意味着，如果可以的话，你需要一种不同于硅晶体管的东西，这样你就可以大大降低功耗。”

典型的硅基晶体管源极、漏极和栅极组成。其中源极和漏极用作电子流过电路的起点和终点。在该通道上方是栅极。在栅极和源极之间施加电压可以决定电流以低电阻还是高电阻流动，从而使其分别编码为 1 或 0 的电子电荷的累积或缺失。

但是随机存取存储器——大多数计算机应用程序所依赖的形式——需要持续的电源来维持这些二进制状态。

因此，来自美国的一个团队不再将电荷作为其方法的基础，而是转向自旋：一种与磁性相关的电子特性，可以向上或向下指向并且可以像电荷一样读取为 1 或 0。

按照团队介绍，流经石墨烯（一种只有一个原子厚的超坚固材料）的电子可以在相对较长的距离内保持其初始自旋方向——这是展示基于自旋电子的晶体管潜力的吸引人的特性。实际上控制这些自旋的方向，使用比传统晶体管少得多的功率，是一个更具挑战性的前景。

为此，研究人员需要用合适的材料在石墨烯上做沉底。幸运的是，该团队也已经花费了数年时间来研究和修改这种材料——氧化铬（chromium oxide ）。因为氧化铬是磁电的，所以其表面原子的自旋可以通过施加少量的临时能量吸收电压从上到下翻转。

当施加正电压时，底层氧化铬的自旋指向上方，驱使石墨烯电流的自旋方向向左偏，并在此过程中产生可检测的信号。反之，负电压会使氧化铬的自旋向下翻转，石墨烯电流的自旋方向向右翻转，并产生一个与另一个明显可区分的信号。

“现在你开始获得非常好的保真度（在信号中），因为如果你在设备的一侧，并且你已经施加了电压，那么电流就会这样流动。你可以说那是'开启'，”该团队说。“但如果它告诉当前的方向走另一条路，那显然是'关闭'。

“这可能会以极少的能源成本为您带来巨大的保真度。你所做的只是施加电压，然后它就翻转了。”

团队成员表示，现实中存在许多石墨烯的替代品，它们共享其单原子厚度，但也拥有更适合磁电晶体管的特性。他说，与其他 2D 候选材料叠加氧化铬的竞赛已经开始。因为每个人都会有自己喜欢的 2D 材料，他们会尝试一下。

“现在每个人都可以参与其中，弄清楚如何让晶体管变得真正优秀和具有竞争力，并确实超越硅。”该团队成员表示

他们同时指出，到达那个点是一段漫长的旅程，但他们取得了巨大的进步”。

他们指出，人们意识到磁电材料可以证明是一种可行的方法。氧化铬的鉴别。对它的修改，既是为了用电压而不是耗电的磁性来控制它的自旋，也是为了确保它在高于室温的情况下运行。

“这里没有爱迪生式的时刻。你有点知道你要去哪里，但这需要一段时间，”他们说。“有很多技术问题需要解决。这是一个艰难的过程，它看起来并不漂亮。

该团队得到了美国国家科学基金会既定的刺激竞争研究计划的支持，该计划资助了内布拉斯加州 2000 万美元的新兴量子材料和技术合作，以及来自半导体研究公司的支持。

替代硅，2D半导体越来越近

在寻求保持摩尔定律继续生效的过程中，您可能会想要进一步缩小晶体管，直到最小的部分只有一个原子厚。但不幸的是，这不适用于硅，因为它的半导体特性需要第三维。但是有一类材料可以充当半导体，即使它们是二维的。一些最大的芯片公司和研究机构的新结果表明，一旦达到硅的极限，这些 2D 半导体可能是一条很好的前进道路。 

本周在旧金山举行的 IEEE 国际电子设备会议上，英特尔、斯坦福和台积电的研究人员针对制造 2D 晶体管最棘手的障碍之一提出了单独的解决方案：半导体相遇处的电阻尖峰金属触点（sharp spikes of resistance at the places where the semiconductor meets metal contacts）。与此同时，imec 的工程师展示了他们如何为这些新型材料的商业级制造扫清道路，并展示了未来二维晶体管可能有多小。北京和武汉的研究人员也构建了最先进类型的硅器件的二维等效物。

“硅已经达到极限，”斯坦福大学电气工程教授Krishna Saraswat说 。“人们声称摩尔定律已经结束，但在我看来情况并非如此。摩尔定律可以通过进入第三维来继续。” 为此，你需要二维半导体或类似的东西，Saraswat说，他与斯坦福大学教授Eric Pop和台积电的H.-S. Philip Wong在 3D 芯片上做研究。由于它们有可能缩小到小尺寸和相对较低的处理温度，二维半导体可以构建在多层中。

二维半导体属于一类称为过渡金属二硫属化物的材料。其中，研究得最好的是二硫化钼（molybdenum disulfide）。另一个这样的2D材料是二硫化钨（ tungsten disulfide），它拥有比MoS2更快的速度。但在英特尔的实验中，MoS 2的设备是更优越的。

或许二维半导体面临的最大障碍是与它们建立低电阻连接。这个问题被称为“Fermi-level pinning”，这意味着金属触点和半导体的电子能量之间的不匹配会对电流产生高阻势垒。这种肖特基势垒的产生的原因是因为界面附近的电子流入低能量材料，留下一个电荷耗尽的区域来抵抗电流。现在的目标是使该区域变得微不足道，让电子可以毫不费力地穿过它。

Saraswat 的学生Aravindh Kumar在 IEDM 上提出了一个解决方案。在之前的研究中，金是与 MoS2 形成晶体管的首选触点。但是沉积金和其他高熔点金属会损坏二硫化钼，使屏障问题变得更糟。因此，Kumar 试验了熔点在数百摄氏度以下的铟和锡。

图片

沉积黄金会破坏二维半导体。但铟和锡不会造成损害。

但这些值太低，以至于这些金属会在芯片加工和封装过程的后期熔化，这会使芯片暴露在 300-500 摄氏度的温度下。更糟糕的是，金属在加工过程中会氧化。在试图解决后一个问题的同时，Kumar 修复了前者。答案是将低熔点金属与金合金化。铟或锡首先沉积在 MoS 2 上，保护半导体，然后用金覆盖以远离氧气。该过程产生了具有 270 欧姆-微米电阻的锡金合金和具有 190 欧姆-微米电阻的铟金合金。并且这两种合金都应该在至少 450 摄氏度下保持稳定。

台积电和英特尔这两个晶圆制造竞争对手则分别找到了不同的解决方案——锑。台积电企业研究部低维研究经理 Han Wang 解释说，这个想法是通过使用半金属作为触点材料来降低半导体和触点之间的能垒。半金属（Semimetals：例如锑）就像它们位于金属和半导体之间的边界并且具有零带隙的材料。由此产生的肖特基势垒非常低，这就使得台积电和英特尔设备的电阻都很低。

台积电此前曾与另一种半金属铋合作。但它的熔点太低。曾与斯坦福大学的 Wong 合作过的 Wang 说，锑更好的热稳定性意味着它将与现有的芯片制造工艺更兼容，从而产生更持久的设备，并在芯片制造工艺的后期提供更大的灵活性。台积电首席科学家。

imec探索逻辑项目经理Inge Asselberghs表示，除了制造更好的设备外，imec 的研究人员还对寻找在商用 300 毫米硅晶圆上集成 2D 半导体的途径感兴趣。使用 300 毫米晶圆，imec 探索 2D 设备最终可能会变得多小。研究人员使用二硫化钨作为半导体，形成了双栅极晶体管，其中 WS 2夹在控制电流流过的顶部和底部电极之间。通过使用图案化技巧，他们设法将顶栅缩小到 5 纳米以下。该特定设备的性能并不是特别好，但研究指出了改进它的方法。

另外，在本周晚些时候公布的研究中，imec 将展示 300 毫米兼容工艺优化步骤，以通过包括铝酸钆夹层（gadolinium aluminate interlaye）等来改善 MoS 2晶体管特性。

图片

Imec制造了栅极长度小于5纳米的二硫化钨晶体管。

虽然像imec这样的双门器件是二维研究的标准，但北京大学和武汉国家强磁场中心（Wuhan National High Magnetic Field Center）的工程师更进一步。今天的硅逻辑晶体管（称为 FinFET）具有一种结构，其中电流流过硅的垂直鳍片，并由覆盖在鳍片三侧上的栅极控制。但是，为了继续缩小设备的尺寸，同时仍然驱动足够的电流通过它们，领先的芯片制造商正在转向纳米片设备。在这些中，半导体带堆叠起来；每个四面都被大门包围。由Yanqing Wu领导的北京研究人员 使用两层 MoS 2模拟了这种结构. 事实证明，该设备不仅仅是其各部分的总和：与其单层设备相比，2D 纳米片的跨导要好于两倍以上，这意味着对于给定的电压，它驱动的电流是两倍多。

英特尔模拟了堆叠式二维设备的更极端版本。它的研究人员使用六层 MoS 2和只有 5 纳米的栅极长度，而不是北京设备的两层和 100 纳米。与具有相同垂直高度和 15 纳米栅极长度的模拟硅器件相比，二维器件封装了两个更多的纳米片并且性能更好。尽管电子通过 MoS 2 的速度比通过硅的速度要慢，并且接触电阻要高得多，但所有这一切都是如此。

随后，Wu和同事又朝着模仿硅器件制造商的近期计划迈出了一步。根据定义，CMOS 芯片由成对的 N-MOS 和 P-MOS 器件组成。作为将更多设备塞入同一硅片区域的一种方式，芯片制造商希望将这两种类型的设备堆叠在一起，而不是并排排列。英特尔在去年的 IEDM 上展示了这种称为互补 FET (CFET)的硅器件 。Wu 的团队通过用二硒化钨替换堆叠器件中的 MoS 2层之一来尝试相同的方法。然后，通过修改源极和漏极之间的连接，2D CFET 变成了一个反相器电路，其占位面积与单个晶体管基本相同。

在二维半导体在大规模制造中获得一席之地之前，显然还有很多工作要做，但随着接触电阻的进展和新实验显示的潜力，研究人员充满希望。

声明：本文版权归原作者所有，转发仅为更大范围传播，若有异议请联系我们修改或删除：zhangkai@cgbtek.com